(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-92921

(43)公開日 平成10年(1998)4月10日

			(4:	3)公開日 平成	.0年(1998)4月10日
(51) Int.Cl. ⁶	徽別記号	FΙ			
H01L 21/76		H01L 2	21/76	L	
21/304	3 2 1	2	21/304	3 2 1 S	
	•				
		審査請求	未請求	請求項の数3	FD (全 8 頁)
(21)出願番号	特顧平9-237832	(71)出願人			
(22)出願日	平成9年(1997)8月20日			·ラ・インコーポ ・POIA IN	レイテッド CORPORAT
(DE) HIMM H	1 M 0 + (1001) 0 /120 L		RED	ROLA IN	CORPORAT
(31)優先権主張番号	704481			合衆国イリノイ	州シャンパーグ、
(32)優先日	1996年8月21日				ン・ロード1303
(33)優先権主張国	米国 (US)	(72)発明者	パーシー	・プイ・ギルバ	ート
					州オースチン、ウ
		(50) Fin with the		ップ・ドライブ	10318
		(72)発明者		ネイ・アイヤー	
				「日来国アキザ人 ロード3625	州オースチン、デ
		(74)代理人			外1名)
		(1.2)14-17(71-4-1		最終頁に続く
(54) 【発明の名称】	ガニー機造化を大学を供給団のかして	7.016-1-1-1		-	
(34) [369]034]40]	ダミー構造体を有する集積回路および	ての形成力法			
(57)【要約】					
	イソレーションを有する半導体デバ				
イス製造工程にてトレンチ構造を埋める非導電物質を研 磨する際、ランダムにダミー構造体を位置付けるとパタ			•	7 4 6	الما لما ل
ピッ る院、 ノンクムにクミー構造体を位直付けるとハグ ーンの密度の高低により研磨速度が変化し、ディッシン			*		a
グ問題を引き起こす。そこで、製造工程を追加すること					
なく、この研磨速度の	8				
集積回路を提示する。					
【解決手段】アクテ	L		جا ل		
ブデバイスのある部分 に、各ダミー構造体/					
に、各グミー構造体/ に配置され、それに。					
速度を均等にする。					
積回路のレイアウト					
造工程を追加するこ。	Ц.	24	<i>a</i>		
ブ領域との交差および					
接続構造などの導電物					
って決められる。	ম ম	श्च			

【特許請求の範囲】

【請求項1】 半導体基板に形成される集積回路であり、

前記半導体基板は、電気的アクティブデバイスから構成される第1領域および電気的アクティブデバイスのない第2領域を有するところの集積回路であって:ウェル領域を決定する半導体基板上にあるウェル境界;および第1間隔だけウェル境界から離れて位置付けられ、第2領域内にあるダミー構造体;から構成されることを特徴とする集積回路。

【請求項2】 集積回路のレイアウト内にダミー構造体パターンの位置を決定する方法であり、前記集積回路はウェル境界を定めるパターン、アクティブ領域を定めるパターンおよび導電レイヤを定めるパターンを有するところの方法であって:前記ウェル境界を定めるパターンの周辺にある第1境界領域を決定する段階(図3);アクティブ領域を定めるパターンを導電レイヤを定めるパターンを導電レイヤを定めるパターンを可能(図4);マージパターンをもたらすマージ段階(図4);マージパターンの周辺にある第2境界領域を決定する段階(図5);前記ダミー構造のパターンが第1境界領域および第2境界領域と交差しないように、集積回路内にダミー構造パターンを形成する段階(図6);から構成されることを特徴とする方法。

【請求項3】 半導体基板に集積回路を形成する方法であり、

前記集積回路はウェル境界、アクティブ領域および導電レイヤから構成されるところの方法であって:ダミー構造体がウェル境界から第1間隔だけ、アクティブ領域から第2間隔だけおよび導電レイヤから第3間隔だけ離れているダミー構造体であって、ウェル境界と交流せず、導電レイヤから離れているダミー構造体をもたらすために半導体基板にトレンチ構造を形成する段階;から構成されることを特徴とする方法(図6)。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は一般に集積回路の製造に関し、特に集積回路上のダミー構造体の形成に関する。 【0002】

【従来の技術および発明が解決しようとする課題】一部の進歩した半導体デバイスは、近隣の構造から半導体デバイスを電気的に分離するための方法として、トレンチアイソレーション(trench isolation)を採用している。トレンチアイソレーション構造は、要するに、半導体基板上に製造するレイヤの最初のパターンニングによって形成される。次に反応性イオンエッチ(RIE)が、トレンチ構造を形成するために半導体基板の露光部分の除去に使用される。トレンチはシリコン酸化物のような非導電物質(non-conductive material)で充填される。半導体デバイスの形成が続行される前に、非導電物質は、充填されたトレンチ構造を維持しながらも、半導

体基板の表面を平坦化するために研磨されなければならない。

【0003】しかしながら、トレンチ構造の密度は、化学的および機械的研磨(chemical and mechanical polishin (CMP))のような従来の研磨技術(polishing techniques)を使用する場合、ディッシング(dishing)問題の原因となる。トレンチパターンの密度の増加に伴い、トレンチパターンの領域における研摩速度は、除去されるべき余分な物質の存在のために減少する。結果、孤立したトレンチ構造は、高密度のトレンチ構造を有する基板の領域よりも速く研磨されるはずである。このことによって、分離された構造にある非導電物質はより高密な領域よりも多く研磨されてしまい、それによって結果として不均一(non-uniformity)に研磨すること("ディッシング(dishing)"と呼ばれる)になる。

【0004】ディッシング問題を直すために使用される一方法としては、本来トレンチを形成するために使用されるN型レイヤ(n-layer)または逆パターンを使用する反応性イオンエッチ(RIE)で導電物質を最初にエッチすることである。このようにすれば非導電物質のバルクは、研磨工程に先だってRIEエッチで除去される。しかしながらこのN型レイヤ技術は、追加のフォトリソマスク(photolithographic mask)および製造工程を必要とし、半導体デバイスのイールドを低下させるパーティクル欠陥(particle difects)を形成しやすくなる。

【0005】非導電レイヤの平坦性の改善を試みる他の技術としては、デバイスの周辺にダミーまたはタイル構造 (dummy or tile structures)を形成することである。これは、基板に亘って研摩速度を等しくする試みとして、デバイスに単にランダムにダミー構造体を導入することによって達成される。しかしながらこの技術は、デバイスを形成するために使用される様々なウェル構造間または配線構造間のショートを引き起こし得る。この方法は、デバイスの容量を変える程の大きな構造を導入することで、デバイスのパフォーマンスにも影響を与え得る。

【0006】以上により、トレンチアイソレーションが 採用される場合に、非導電物質の平坦化を改善するため の方法を提供することが有益であることは明らかであ る。さらにその方法の提供は、その方法が追加のフォト リソマスクの使用が必要なく、半導体デバイスの回路導 電部分が電気的なショートをしなければ、有益である。

[0007]

【好適実施例の詳細な説明】一般的に、本発明は、半導体基板の表面の研摩速度を均等にするために使用されるダミー構造体(dummy mesa structures)の位置を決定するための方法を提供する。以下に記述されるプロセスを使用すれば、ダミー構造体はもはや集積回路の周囲に限定されない。ダミー構造体が集積回路のアクティブデバイス(active devices)の周囲および内側に存在する

ように、ダミー構造体を位置付けることも可能である。 ダミー構造体がなければ、半導体基板の表面に亘る研摩 速度のむらのために、CMPポリッシュが半導体基板を非 平坦 (uneven) にする。本発明は、半導体デバイスのウ ェル、アクティブおよび導電領域の範囲を定めるために 使用されるフォトリソパターン (photolithographic pa tterns) を考慮し、そしてアクティブデバイスの存在し ない集積回路の部分に、ダミー構造体パターン (dummy structure pattern) を導入する。このことは、ダミー 構造体が、ウェル領域にあるいは隣接する構造間に亘っ て電気的ショート (electrical shorting) を引き起こ さないことを確保する。

【0008】本発明はまた、ダミー構造体が集積回路に 導く寄生容量を考慮することによって、集積回路のパフ オーマンスの問題に対処する。本発明は、追加のフォト リソマスクを付加することなしに、これらの問題に対処 できる。なぜならば集積回路を形成するために使用され る幾何学的レイアウト図(layout geometries)は、ど のフォトリソマスクの製造にもあらかじめ操作されるか らである。

【0009】本発明は $図1\sim7$ を参照することで、より深い理解が可能となる。

【0010】図1に本発明のより詳細な説明が提示され ている。図1は、半導体基板11の上に形成される集積 回路10の一部の拡大断面図である。集積回路10の様 々な要素間の電気的分離 (electrical isolation) はト レンチアイソレーション構造の使用を採用している。ト レンチアイソレーション構造を形成するために、通常、 機械的研磨または化学的機械的研磨 (CMP) プロセスが 使用される。図1に示すように、集積回路10のアクテ ィブ領域はメサ構造 (mesa structures) 14によって もたらされ、メサ構造14はトレンチ構造 (trench str uctures) 13によってその範囲が決定される。トレン チ構造13を形成するために、マスクレイヤ (masking layer) 12 (例えばシリコンナイトライド (silicon n itride))が半導体基板11の表面に形成される。フォ トリソパターンがマスクレイヤ12の上に形成され、反 応性イオンエッチ(RIE)が、RIEエッチマスクとしてフ オトリソパターンを利用しながらトレンチ構造 13を形 成するために、使用される。そして、トレンチ構造13 は、不可欠な電気的アイソレーションをトレンチ構造1 3内に供給するために、非導電物質15(シリコン酸化 膜またはテオス(例えばtetraethylorthosilicate(TEO S) glass)) で満たされる。

【0011】研磨工程は、トレンチの開口の頂点の上に 覆いかぶさる非導電物質15の余剰部分を除去するのに 使用される。この研磨は、図1におけるレイヤ12の頂 点部を平坦表面レベル(planar surface level)として もたらされる。従来の集積回路においては、隣接するメ サ構造間の間隔にはむらがあり、時には極めて大きくな り得る。その結果、除去されるべき非導電物質の密度が、基板に亘ってむらになる。密度のむら(variatio n)は、結果的に半導体ウェハ上の異なるポイントでの研摩速度のむらとなる。その研摩速度のむらは、研磨工程の完了後、基板の表面を非平坦にする。

【0012】本発明は、集積回路10のアクティブデバイスが存在しない部分にダミー構造体のパターンを形成することによって、この均一性(uniformity)の問題に対処する。ダミー構造体20は、隣接したメサ構造14の間に存在する大きなスペース(spaces)(図1の括弧16で示されている)を占めている。注意すべき点は、ダミー構造体20の適当なサイズと位置の決定である。もし、見極めなく位置付ければ、ダミー構造体20は、集積回路10の隣接したウェル領域(図示せず)を短絡させてしまう。さらに、従来のデバイスに形成されていた非導電物質15に代えて、ダミー構造体20を用いることは、集積回路10の容量性負荷(capacitive loading)に影響するであろう。そして、このことは集積回路10のパフォーマンスを低下させ得る。

【0013】図2には、ダミー構造体20の位置を決定するための方法が図示されている。図2は、集積回路10の部分の上からの平面透視図であり、ダミー構造体20を形成するのに適当な集積回路10の一部分を図示している。集積回路10は、1つのp型デバイス24、2つのn型デバイス25、26から構成される。本発明は、キャパシタ構造、抵抗構造、ダイオード、メモリセル、バイポーラデバイスなどのような、他の半導体デバイスにも適用されることができる。

【0014】p型デバイス24は、ウェル境界 (well b

oundary) 17を有するn型ウェル領域 (n-type well r egion) 18に形成される。ウェル境界17は、n型デ バイス25、26のために使用されるp型ウェル領域 (p-type well region) 19からn型ウェル領域18を 分離する。好適実施例としては、基板11は、p型ウェ ル領域19に少なくともいくらかのドーピング原子を供 与するために、p型物質から形成される。p型デバイス 24は、ゲート構造を形成するためあるいは必要な電気 的接続を供給するために使用される導電レイヤ (conduc tive layers) に覆われるアクティブ領域21を有す る。 p型デバイス24のゲート構造はポリシリコンレイ ヤ22で形成され、コンタクトまたは隣接するデバイス への電気的接続は相互接続構造 (interconnect structu res) またはコンタクト23によって供給される。ソー スおよびドレイン電極を電気的に接続するために使用さ れかつ覆いかぶさる誘電材料 (overlying dielectric m aterial) に亘る開口として、相互接続構造23は利用 される。メタルまたはポリシリコン(レイヤ22でも追 加されるポリシリコンレイヤでもよいが)は、開口23 を満たす導電物質を形成するために使用される。n型デ バイス25、26もまた、アクティブ領域27ならびに

ポリシリコン28および相互接続構造29のレイヤのような覆いかぶさる導電レイヤ (overlying conductive layers) を有する。

【0015】第1点線枠が、電気的アクティブデバイス(すなわち、n型デバイス25、26)から構成される集積回路10の第1領域31を示す。第2点線枠が、電気的アクティブデバイスの無い基板11の第2領域32を示めす。第1領域31と比較して第2領域32のパターン密度(pattern density)が異なるため、第1領域31は、第2領域32における構造よりも研摩速度が遅い。従来の研磨工程では、第2領域32における構造は、第1領域31に存在するすべての余計な非導電物質を除去するためにより長い研磨に晒されなければならない。このことは、ディッシング、現象を引き起こし、そして第2領域32における構造が過剰研磨(over polished)される原因となる。

【0016】しかしながら本発明は第2領域32にダミー構造体のパターンを形成することによって、第2領域32の研摩速度を第1領域31の研摩速度にほぼ等しくなるように調整し、それによってディッシングが回避される。ダミー構造体は半導体基板11に亘って研摩速度を等しくし、その結果表面の平坦性は、前記従来の研磨工程と比較して改善される。

【0017】ダミー構造体20の適当な位置を決定する方法は、集積回路10の様々な構造を定めるために使用されるレイアウトパターンに手を加えることを必要とする。一般にこれらのパターンは、コンピュータがレイアウトプログラムで作成し、フォトリソマスクを介して半導体基板11に転写される。ダミー構造体20の適当な大きさおよび位置の決定後、その大きさおよび位置の情報は、集積回路10を形成するために使用されかつ既に要求されていたフォトリソマスク(already-required photolithographic mask)の中に、統合される。それによって、ダミー構造体の形成のための追加のマスクまたはフォト工程ステップは不必要となる。

【0018】本発明の方法は、ウェル境界17と交差または接触するダミー構造体20が存在しないことを最初に確認することによって開始される。ダミー構造体20がウェル境界と交差または横切らないことおよび図2の n型ウェル領域18とp型ウェル領域19との間のようなウェル間のショートの原因にならないことが重要である。図3に示すように、このことを達成するために、第1境界または第1境界領域33はウェル境界17のパターンを作成するコンピュータを使用して、ウェル境界17よりも大小にでよるの第1間隔35およびウェル境界17よりもさい場合の第2間隔34を当該領域33が有するように、第1境界領域33は作成される。そして当該領域33に第1間隔35および第2間隔34の合計であるトータル間隔36をもたらす。故に、領域33は、トータル間隔

36の大きさの幅を有する"中空の" ("hollow") 長方形である。

【0019】第1間隔35および第2間隔34は一般 に、集積回路10の製造に使用される技術であるラッチ アップガイドライン (latch-up guidelines) によって 決定される。例えば、第1間隔35および第2間隔34 は各々少なくとも約0.75ミクロンであり、好適には、現 在の集積回路にとって最も高いドーピング濃度の場合で 約1ミクロンから3ミクロンである。第1間隔35は、第 1境界領域33がp型ウェル境界19に向かって拡がる 間隔と一致し、そして第2間隔34は、第1境界領域3 3がn型ウェル境界18の内側まで拡がるときのウェル 境界17との間隔と一致する。注意すべきは、第1境界 領域33の形成は、結果として、統一した全体のウェル 境界17からいくつかの小さなパターンとしてのウェル 境界17にし得ることである。このことは、ダミー構造 体20が最小のウェル領域ですら交差しないという事が 確認される以上は、問題ない。第1境界領域33は、ダ ミー構造体20が位置付けられていない集積回路10を 含む領域を定めている。

【0020】図4に示すように、もしダミー構造体20が、集積回路10を形成するために使用されるポリシリコンまたはアルミニウムのような導電レイヤの下方に形成されれば、集積回路10の容量性負荷(capacitive loading)は増加するであろう。容量結合(capacitive coupling)の増加を防止するために、マージ領域(merged region)37は、集積回路10の導電領域およびアクティブ領域を定めるレイアウトパターンをマージすることにより決定される。このマージ領域は、ダミー構造体20が形成されない第2境界領域を形成するための全ての処理限界(processing limitations)またはフォトリソ能力(photolithographic capabilities)を考慮して、任意に大きくできる。

【0021】図4に示されるように、マージ領域(merg ed region) 37は、図1に示されるアクティブ領域2 1、アクティブ領域27、ポリシリコンレイヤ22、2 8および相互接続構造23、29を備えるパターンの組 合せによって形成される。そして、マージ領域37は、 図4に示されるパターンを供給するために約0.5~5ミク ロンだけ(容量性軽減の確保として)サイズを過大にし ている。このことによって、ダミー構造体20が集積回 路10の全ての導電構造と交差するのを防ぐ。本発明は また、集積回路10のパフォーマンスに影響を与える全 ての導電物質と下方または上方 (under or overlappe d) でダミー構造体20が重畳するのを防ぐ。このこと は、アクティブ領域21、27の周縁または周辺の一番 目の境界を形成し、ポリシリコンレイヤ22、28およ び相互接続構造23、29の周縁または周辺の二番目の 境界を形成し、そしてマージ領域37を形成するために それら2つのパターンを互いにマージすることと同等で

ある。マージ領域37を決定するために使用される工程の間には、2またはそれ以上の境界領域が互いに重畳することが可能である。この場合、重畳した当該領域の全体はダミー構造体20の形成に適当でないと考えられる。

【0022】図5では、制限領域(restricted regions)38の決定または形成によって本発明の方法が続行される。制限領域38は、集積回路10内のダミー構造体20が形成されない領域として、決定される。制限領域38は、図4のマージ領域37と図3の第1境界領域33の重畳によって、形成される。第1境界領域33とマージ領域37の全ての重複部は、制限領域38の一部として含まれる。集積回路10の内の制限領域38に含まれない部分の全てが、ダミー構造体パターンが形成される領域39である。

【0023】図6に示されるパターンを提供するために ダミー構造体20のパターンに図5の制限領域38を重ねる。当該ダミー構造体20のパターンはダミー構造体20およびダミー構造体50の繰り返しのパターンにより構成される。ダミー構造体50は、集積回路10を形成するために使用される技術により形成するには小さすぎ、手短に記述されるようにダミー構造体20のパターンから除去される構造体である。

【0024】ダミー構造体20の繰り返しのパターンに よって、領域39のトータル表面領域に対する領域39 のダミー構造体20で占められる領域の割合として定義 される占有密度 (fill density) を有する。この占有密 度は、図5の制限領域38内に存在する構造体の密度と 良く一致するように合わせ込むことができ、それによっ て半導体基板11の表面全体ができるだけ均一な研摩速 度を有するようにする。好適には、繰り返しのパターン の密度は約5~40パーセントであり、各ダミー構造体 20は互いに均等な間隔でもって離れている。 半導体基 板11に亘ってダミー構造体20の密度を合わせ込むた めに、領域39に亘ってランダムにダミー構造体20を 分布させることもできる。図示するように、ダミー構造 体20は長方形の形をしている。しかし、各ダミー構造 体20の形状は変えることもできるし、集積回路10を 形成するために使用される構造の形状ですら用い得る。

【0025】一旦、ダミー構造体20の位置が決定すれば、集積回路10のアクティブ領域21、27を決定するために使用されるフォトリソマスク(photolithographicmask)にダミー構造体20のパターンを追加することにより、ダミー構造体20の形成が集積回路10の製造工程に導入される。図7にそのようなパターンを図示する。図7では、図2に示される集積回路10の一部分を形成するために使用されることとなるパターンを図示する。図7のパターンはフォトリソマスクに転写され、図1に示されるメサ構造14のような集積回路10のアクティブ領域を決定するために、使用される。さらに、

このパターンは、図1に示されるようなダミー構造体20を形成するための構造を含む。故に、追加のフォトリソマスクを加えるのではなく、フォトリソマスクに変更を加えることによって、ダミー構造体20のパターンは集積回路10の製造フローに組込むことが可能である。ダミー構造体20は、半導体基板11の中に形成される代わりに、フィールド酸化構造体(field oxide structures)のパターンのように半導体基板11の上に形成されるように、当該ダミー構造体20のパターンを統合することが可能である。

【0026】集積回路10の残りの製造工程は従来技術の使用によって形成し得る。従来技術において、アクティブ領域の位置(すなわち、アクティブ領域21、27)を決定するために使用されるフォトリソパターン(photolithographic pattern)の部分は、半導体基板に不純物をインプラント(implanting)するためのパターンの提供にも共通に使用される。例えば、アクティブ領域21を定めるパターンは、n型ウェル領域18内にあるp型デバイス24の部分にだけ特定のドーパント種がドープされるように使用される追加フォトリソマスクを生成するために、転写される。このフォトリソマスクを生成するために、転写される。このフォトリソマスク上では、アクティブ領域21がインプラントされるときにこれらのアクティブ領域27がドープされないように、アクティブ領域27の範囲を決定するパターンの部分は省かれている。

【0027】本発明は、アクティブ領域にインプラントするために使用されるフォトリソパターンに含まれない各ウェル領域に存在するダミー構造体20以外は、この技術を利用している。その代わりに、p型ウェル領域19に存在するダミー構造体20のパターンは、アクティブ領域21にインプラントするために使用されるフォトリソマスクに含まれる。同様に、ウェル領域18に存在するダミー構造体20のパターンは、アクティブ領域27にインプラントするために使用されるフォトリソパターンに含まれる。その結果として、各ダミー構造体20は、当該ダミー構造体があるウェル領域の中の導電性物質(conductivity)とは反対の特性の導電性物質(opposite conductivity)でドープされる。

【0028】このことによって、各ダミー構造体に孤立したダイオードを形成し、さらに集積回路10に存在する各ダミー構造体20に影響を与える容量性負荷を減少させる。例えば、図7におけるダミー構造体60(n型ウェル領域18に存在する)は、アクティブ領域27をドープするために使用されるフォトリソパターンに含まれ、アクティブ領域27が形成されるときにn型ドーパントでインプラントされる。このように、ダミー構造体60、61はフローティングダイオード(floating diodes)を形成する。

【0029】以上により、本発明が研磨工程の平坦性を 改善する構造を形成するための構造体および方法を提供 することが認識されるであろう。当該方法では、フォトリソパターンが集積回路を形成するために使用され、ダミー構造体の位置を決定することを考慮している。ダミー構造体を形成するためのパターンは、集積回路を形成するために使用されるフォトリソマスクに含まれる。故に、本発明は、追加の製造コストなしに研磨工程の平坦性を改善できる。

【図面の簡単な説明】

【図1】本発明に従った集積回路の一部の拡大断面図;

【図2】本発明に従った集積回路の一部の拡大平面図; および

【図3】本発明に従った方法の様々なステージでのフォトリソパターン(photolithographic patterns)の拡大平面図。

【図4】本発明に従った方法の様々なステージでのフォトリソパターン(photolithographic patterns)の拡大平面図。

【図5】本発明に従った方法の様々なステージでのフォトリソパターン(photolithographic patterns)の拡大平面図。


【図6】本発明に従った方法の様々なステージでのフォトリソパターン(photolithographic patterns)の拡大平面図。

【図7】本発明に従った方法の様々なステージでのフォトリソパターン(photolithographic patterns)の拡大平面図。


【符号の説明】


- 10 集積回路
- 11 半導体基板
- 12 マスクレイヤ


- 13 トレンチ構造
- 14 メサ構造
- 15 非導電物質
- 16 括弧
- 17 ウェル境界
- 18 n型ウェル領域
- 19 p型ウェル領域
- 20 ダミー構造体
- 21 アクティブ領域
- 22 ポリシリコンレイヤ
- 23 相互接続構造
- 24 p型デバイス
- 25 n型デバイス
- 26 n型デバイス
- 27 アクティブ領域
- 28 ポリシリコンレイヤ
- 29 相互接続構造
- 31 第1領域
- 32 第2領域
- 33 第1境界領域
- 34 第2間隔
- 35 第1間隔
- 36 トータル間隔
- 37 マージ領域
- 38 制限領域
- 39 領域 (ダミー構造体が形成される領域)
- 50 ダミー構造体
- 60 ダミー構造体 (n型ウェル領域に存在する)
- 61 ダミー構造体 (p型ウェル領域に存在する)



[図2]







フロントページの続き

(72) 発明者 ブラッドレイ・ピー・スミス アメリカ合衆国テキサス州オースチン、キ ングフィッシャー・クリーク604

(72) 発明者 マシュー・エー・トンプソン アメリカ合衆国テキサス州ラウンド・ロッ ク、ビビアン・ドライブ2100 (72)発明者 ケビン・ケンプ

アメリカ合衆国テキサス州ダラス、フォレスト・ゲート・ドライブ12046

(72) 発明者 ラジブ・ハー アメリカ合衆国イリノイ州ライル、アパー トメント1B、フォー・レイクス・アベニ ュー1833